dpower100920のシミュレーション


オペアンプ一個によるD級アンプのシミュレーション

[1]回路図

ここに回路図を示す。

高速オペアンプ(LM7171)+FETバッファで構成したD級アンプである。三角波発生器型D級アンプとほぼ同じ動作をするように帰還のかけ方を工夫してあるので、ほぼ三角波発生型D級アンプと同じ動作をする。

[2]回路の動作

以下断り無き場合は入力電圧1.07V(RMS 0.755V)の時の動作である。
回路図ではカップリングコンデンサの容量は22uFであるが、シミュレータでは220uFとした

1.バッファーについて

(1)DCアンプではないこと
バッファー回路は0.1s程度の時定数を持つため平衡状態になるまで約1sかかる。その様子を示す。
バッファの時定数だけが問題なのでクロックを一万分の1に落としてシミュレートした。


(2)スイング速度

バッファーのスイングの立ち上がりは、5.4nsドライバーの立ち上がりは 63ns となった。一周期に 63ns x 4 かかるとすると 4MHzまで動作しそうだ。
三角波発生器型D級アンプの最小ピーク幅は無信号時のピーク幅の半分だから、無信号時の三角波の出力を最大2MHzまで上げることが出来る計算になる。
ドライバーの立ち上がりのゼロクロス付近で、出力段のFETの入力容量のためにスイング速度が落ちている。

(3)発熱
入力をショートさせた状態でFETの平均電力を求めた。このときデューティ50でクロック周波数が最大となり最大電力を消費する。

ドライバー
終段
Pch
335mW
283mW
Nch
346mW
171mW

2.増幅段全体の遅れ

コンパレータの反転・非反転入力が等電位になってから、終段の出力がゼロVとクロスするまで 492nSの遅れがある。最小ピーク幅をこれ以下にすることは出来ないので クロックの上限は 507kHz となる。
さらにオペアンプの出力を重ねると以下のようになった。

オペアンプの内部遅れとスイング速度による遅れがともに250nsあることがわかった。
またゼロクロス付近の波形のなまりは、オペアンプのスイング能力不足からドライバー段の入力容量をドライブしきれてないことを示している。


3.無信号時の動作
このアンプは、信号が無い状態でも電力を消費して雑音を発生する。その様子を示す。(1)は入力ショートのとき、(2)は入力オープンのときである。
(1)入力ショート


230kHz のピークは12.6mVだった。

ドライバー
終段
Pch
335mW
283mW
Nch
346mW
171mW

(2)入力オープン

180kHz のピークは33.7mVだった。

ドライバー
終段
Pch
263mW
205mW
Nch
264mW
136mW

3.フィルターぬきの周波数特性ダンピングファクター
アンプとしてのダンピングファクターは出力フィルターの特性に大きく依存するが、ここでは、出力フィルターを取り去った場合のダンピングファクターを示す。
1kHz 1.07Vの入力信号に対して4Ωと8ΩのON-OFF法で求めた。

4.1321V

4.1392V
ダンピングファクター(4Ω)
550


4.PSRR
入力ショートの状態で出力段の正側の電源に 1.07V  の信号を加えたときの出力を、入力端子に 1.07Vの信号を加えたときの出力(12dB)と比較しPSRRを見積もった。
PSRR(1kHz) 12dB + 43dB = 55dB

[3]アンプの特性

1.FFTスペクトル
入力ピーク電圧1.07V時のFFTスペクトルを示す(20kHz~200kHzは20波のデータを、20Hzは2波のデータをFFTにかけた)。
(1)20kHz
主信号   11dB

214.0kHzのピークは14.6mVだった。

ドライバー
終段
Pch
310mW
270mW
Nch
309mW
163mW

(2)2kHz

主信号   12dB
2次歪   -94dB
3次歪   -81dB
4次歪   -89dB
5次歪   -78dB
198.3kHzのピークの強度は 7.5mV だった。

ドライバー
終段
Pch
311mW
280mW
Nch
310mW
170mW

(3)200Hz(計算中)
主信号   dB
2次歪 -dB
3次歪 -dB
161.4kHzのピークは6.4mVだった。

ドライバー
終段
Pch
mW
mW
Nch
mW
mW

(3)20Hz(計算中)
2波のFFT。入力コンデンサを2200uFにしてシミュレートした。
主信号   dB
2次歪 -dB
3次歪 -dB
kHzのピークはmVだった。

ドライバー
終段
Pch
mW
mW
Nch
mW
mW

2.ダンピングファクター
1kHz 1.07Vの入力信号に対して4Ωと8ΩのON-OFF法で求めた。

4.1312V

4.1397V
ダンピングファクター(4Ω)
460
直流抵抗成分の小さいコイルを使えばDF=50を達成することは可能なようだ。


コメント
初めてのD級アンプの設計だったのでかなり手間取った。
電源回路もD級アンプに見合った性能のものを設計しないといけない。
PSRRが55dBということは、オーディオ信号による電源電圧変動を最低でも0.1V以下に抑える必要があるので電源設計の困難が予想される。



2010.09.25 sけいし(s_keishi@yahoo.co.jp)

<-戻る
inserted by FC2 system